PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-142844

(43) Date of publication of application: 05.06.1989

(51)Int.Cl.

G06F 12/08

(21)Application number : 62-299923

(71)Applicant: TOSHIBA CORP

(22) Date of filing:

30.11.1987


(72)Inventor: KONDO KATSUHISA

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57) Abstract:

PURPOSE: To make it possible to use memories also as cache memories and normal memories by providing the title circuit with a means for accessing the memories as the cache memories.

CONSTITUTION: The memories 3, 4 are constituted as direct map type cache memories, circuits 18, 19 for decoding the most significant bit or plural bits of an address signal to indicate the access of a specific area in an address space are added and a tag storage part 4 is connected to a data bus 2 through a signal line with a bidirectional try-state buffer 20. In case of accessing as normal memories, a signal line 25 to turned to '1', and in case of accessing as cache memories, a signal line 5 is turned to '1'. Thus, the



memories 3, 4 can be used also as the cache memories or normal memories.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

Page 2 of 2 Searching PAJ

[Patent number]

[Date of registration]

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against

examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19日本国特許庁(JP)

①特許出願公開

⑫公開特許公報(A) 平1-142844

@Int_CI_4

識別記号

庁内整理番号

❸公開 平成1年(1989)6月5日

G 06 F 12/08

3 1 0

Z-7010-5B

審査請求 未請求 発明の数 1 (全6頁)

49発明の名称

半導体集積回路

创特 顋 昭62-299923

愛出 頤 昭62(1987)11月30日

砂発 明 者 近 藤

朥 久 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究

所内

创出 願 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

四代 理 弁理士 則近 憲佑

外1名

1. 発明の名称

半導体集積回路

- 2. 特許請求の範囲
- (1) メモリを内蔵した半導体集積回路に対し、 前記メモリをキャッシュメモリとしてアクセスす る手段を有することを特徴とする半導体集積回路。 (2) 前記メモリはダイレクトマップ方式のキャ ッシュメモリとして構成され且つ、アドレス信号 を上位1または複数 bit をデコードしアドレス空 間のある特定の領域がアクセスされた事を示す回 路を具備し且つ、前記キャッシュメモリのタグ格 納部を構成するメモリのデータ入出力端子とデー タバスとの間が双方向のトライステートバッファ を設けた信号線で結合されていることを特徴とす
- 3. 発明の詳細な説明

[発明の目的]

る半導体集積回路。

(産業上の利用分野)

この発明は、メモリを内腹する半部体集積回

路に関する。とくにキャッシュメモりまたは、ロ 一カルメモリを内殿する半導体集積回路に関する。 (従来の技術)

近年、半導体デバイスおよびプロセス技術の進 展により、マイクロプロセッサのトランジスタ集 稳度は、年 1.85 倍のペースで増大してきたと 言われている。現在では、数十万個のトランジス タを集積したマイクロプロセッサが出現している。 この高規模技術により、キャッシュメモリを内 **缺したマイクロプロセッサ、通常のメモリを内臓** したマイクロプロセッサ等が商品化されている。 **通常のメモリを内服したマイクロプロセッサは、** ワンチップマイコンとも呼ばれ、家畦製品、自動 車を始めとする各種機器のコントローラとして幅 広く応用されている。

キャッシュメモリを内蔵することの利点は、メ モリアクセスタイムの実質的な短縮である。近年 のデバイス技術の進展により個々のトランジスタ の勁作速度は、極めて速くなっている。そのため 動作速度が 2 0 MHZ を超えるマイクロプロセッサ

も登場してきた。このパイプライン技術により一 つの命令を実行するためにかかるクロック数は極 めて少なくなってきている。しかし、一つの命令 を実行するために必要な命令コード、オペランド すなわち、メモリとマイクロプロセッサ間のデー 夕転送量は、変わっていない。むしろ、命令コー ドが長くなったために増加さえしている。した がって、プログラムを実行するために必要なデー 夕を転送するために使えるクロック数は、少なく なってきており、さらにそのクロック周期も短縮 しつつある。そのためメモリアクセスに許される 時間は極めて少なくなってきている。従来このこ とに対して命令プリフェッチ機構を付けてバスを 効率的に利用する。または、バス幅を拡張して 一回のメモリアクセスで転送できる益を増やすと いった対応が成されてきた。しかし、バスの効率 的利用という対応では、限界に来つつあり、ま た、バス幅の拡張は、システム全体のコスト増加、 チップのピン数の制限といった問題が生じる。こ のようにこの問題は、マイクロプロセッサの性能

向上を阻む大きな要因となってきている。

この問題を解決するためにはメモリアクセスタイムが短縮すればいいのだが、実際のメモリ回路を構成するには、メモリの他に各種周辺回路を付加する必要がある。 それらの周辺回路による遅れ時間とポード上を信号が伝達するために必要な時間の短縮はたいして望めない。

したがって、メモリとマイクロプロセッサを同一のチップ上に組み込むことができれば、メモリアクセス時間を短縮することができる。実際、小規模のプログラムを走らせるような応用では、通常のメモリをマイクロプロセッサと同一チップに組込んだワンチップマイコンが用いられている。しかし、大量のデータを扱う応用では、現在の高集役化技術を持ってしても必要なメモリをすべて組み込むことはできない。

そこで、メモリアクセスタイムを実質的に短縮するために、キャッシュメモリのオンチュア化が行なわれつつある。

第2図に従来のキャッシュメモリの一例として、

IM BYTE のメモリ空間を持つシステムに 4K byte のダイレクトマップ方式のキャッシュメモリを実現するときの回路例を示す。 データバスは、 8 bit としている。 ダイレクトマップ方式なので、キャッシュメモリは、アドレスの下位 12 bitでアクセスすることになる。また、タグ部には、アドレスの上位 8 bitが入力される。

この回路の動作を説明する。図中 1 はアドレスバスであり、アドアレス空間は IM BYTE であるので、2 0 本の信号線群で構成されている。 2 は、データバスであり、8 本の信号線群で構成されている。

3. 4は、それぞれキャッシュメモリのデータ 格納部とタグ格納部であり、メモリセレクト12 に入力される信号が 1 のとき動作状態になる。 動作状態のとき、リード/ライト制御端子15に 入力される信号が 1 のとき読み出しが、 0 の のとき書き込みが、アドレス端子13の信号で選 ばれたアドレスに対して行われる。データの入出 力は、データ端子14を用いて行う。 トライステートバッファ 8 は、ゲートイネーブル端子 1 7 が "1" のとき信号線群 1 0 からの入力信号を信号線群 1 6 にそのまま出力し、"0"のときはハイインピーダンスを出力する。

比較回路 7 は、僧号線群 1 0 と信号線群 1 6 の 2 組の 8 bitデータを比較し、一致すれば出力を 1 で、不一致であれば出力を 0 でにする。

特開平1-142844(3)

するデータをデータバス 2 に出力する。 2 つの信号が一致しないときは、キャッシュヒット検出信号 1 1 は、 *0 * のままであり、他の回路にキャッシュミスが発生したことを知らせ、データ格納部 3 は、データ出力をしない。

キャッシュミスが発生すると外部メモリをといったデータをキャッシュメモリには、キャッシュメモリにライトすると共に答。キャッシュメスをは、一方のとは、一方のには、のデータが、、各とには、各とには、一方のに、一方のには、各とには、各とには、一方のに、一方のには、各とには、のデータが、、各とには、各とには、一方のに、一方のには、各とには、一方のには、

(発明が解決しようとする問題点)

メモリをがんないでは、では、 として協成がアクトではいいとのでは、 もには複数bitをデコードして、 をでいるとでは、ないでは、 ないでは、 な

(作用)

本発明による半導体集積回路は、キャッシュメモリとしてアクセスすることも通常のメモリとしてアクセスすることが可能である。キャッシュメモリの方式は、ダイレクトマップ方式を採用しているので、比較回路は、一つだけで良い。他の方式では、比較回路は複数個必要とする。比較回路は、通常のメモリとして使用する場合は、不必要

しかし、大量生産によるメリットを追及するためには、応用ごとに製品を作ることは好ましくない。また、応用分野によっては、必要なメモリをすべて集積できるかどうか決めかねるものもある。本発明は、この様な状況に対応するために、キャッシュメモリとしても、通常のメモリとしてもしてもはえる半事体集積回路を提供することを目的とする。また、どちらのメモリとして使用することも目的とする。

[発明の構成1

(問題点を解決するための手段)

なものである。従って、本発明による半導体集符 回路は他の方式とくらべ、通常のメモリとして使^{**} 用する場合での不要な回路が少ないといえる。

ダイレクトマップ方式のキャッシュメモリを通常のメモリとして使用する為には、以下の機能を付け加える必要がある。

- (1) キャッシュメモリとしてアクセスされているのか、通常のメモリとしてアクセスされているのかを示す機能。
- (2) 通常のメモリとしてアクセスされた場合、 タグ格納部とデータバスとのリード/ライトを行う機能。
- (3) 通常のメモリとしてアクセスされた場合、アドレス空間のある特定の領域がアクセスされた時にのみ動作状態になる機能。
- (1) の機能は、前述したように、2本の信号を用意し、通常のメモリとしてアクセスするときは、 該信号線のうちの1本を、キャッシュメモリとし てアクセスするときには、他の1本を 1 にす ることにより実現できる。

特開平1-142844(4)

(2) の機能は、ダグ格納部とデータバスを双方向トライステートバッファを設けた信号線群で結合することにより得られる。この様にすることにより、キャッシュメモリとして使用する時には、データバス上の信号に影響されることなく、タグ格納部をアクセスでき、通常のメモリとして使用するときには、データバスとの間でリード/ライトを行う事ができる。

(3) の機能は、前述したデコード回路を付加することにより、容易に実現できる。

(寒脆例)

第1図は、本発明の実施例を示す図である。 この回路は、キャッシュメモリとしてリード/ライトすることも通常のメモリとしてリード/ライトすることもできる。

まず最初に、付加した回路の動作を説明する。 上位アドレスデコーダ18、19は、アドレス パスの上位8 bitをデコードすることにより、メ モリ空間のある特定の領域が、アクセスされたか どうかを検出する。このデコーダは、イネーブル

号 6 を "1" にして、タグ格納部 4 のメモリを読 み出し状態とする。このとき、トライステートバ ッファ 8 は 0 ffの状態となり出力はハイインピ - ダンスとなる。タグ格納部のメモリ4は、銃み 出し状態であるので、アドレスパス下位12 bitの 信号9をデコードし指納しているタグを出力す る。双方トライステートバッファ20boffの 状態となっているので、上記出力データはデー タ 2 には、出力されない。この出力データは、ア ドレス上位 8 bitの信号 1 0 と比較回路 7 で比較 される。もし2つの信号が一致すればキャッシュ ヒット検出信号11は"1"となる。するとデー 夕格納部のメモリ3は読み出し状態となり対応す るデータをデータバス 2 に出力する。 2 つの信号 が一致しないときは、キャッシュヒット校出信号 11は"0"のままであり、データ格納部3は、 データ出力をせず、他の回路にキャシュミスが発 生したことを知らせる。

O キャッシュメモリとしてライトする場合 信号 5 を * 1 * にすると共にリード/ライト制 端子 2 4 に * 1 * の信号が入力されているときにのみ動作する。出力端子 2 3 は、デコーダが動作状態にあり、アドレス空間のある特定の領域がアクセスされた場合にのみ * 1 * となる。

双方向トライステートバッファ 2 0 は、ゲートイネーブル端子 2 1 に * 1 * が入力されている時のみ、バッファとして働く。方向は、方向指定端子 2 2 に * 1 * が入力されているときデータバス 2 の方向へのバッファとして、 * 0 * が入力されているときメモリ 4 の方向へのバッファとして働く。

キャッシュメモリ・アクセス信号 5 と通常のメモリアクセス信号 2 5 は、通常は、共に 0 ° であり、キャッシュメモリとしてアクセスする時は信号 5 を、通常のメモリとしてアクセスする時は信号 2 5 を、 1 ° にすることにより行なう。以下に、この回路の動作を説明する。

マキャッシュメモリとしてリードする場合 キャッシュメモリとしてリードするときは、信号5を"1"にすると共にリードノライト制御信

即信号 6 を " 0 " にして、 タグ格納部 4 のメモア 7 別 書き込み状態とする。 このとき、 双 恵となっちん りっぽ f の 状態となって 7 ステートバッファ 8 はバッファとなって 6 号 9 は で 2 で 9 で 8 は で 1 6 の で 、 データは 同一の ものとなり 回路 7 の 世 り は で 1 で かる。 信号 5 は " 1 " で あるので、 データ 8 は で 3 で 、 データ 4 納部 に 登込み状態となる。 したがって、 データ 格納部 に 登込みが行なわれることになる。

○ 通常のメモリとしてリードする場合 信号 2 5 を * 1 * 、リード/ライト制御信号 6 を * 1 * にし、リードする番地をアドレスバス 1 に出力する。

上位アドレスデコーダ 1 9 によりメモリ 4 がアクセスされたことがわかると、デコーダ 1 9 の出力端子 2 3 が * 1 * となり、メモリ 4 は、読み出し状態となる。トライステートバッファ 8 は o f 「の状態、双方向トライステートバッファ 2 0 は、データバス 2 の方向へのバッファとなり、

特開平1-142844(5)

メモリ 4 のデータバス 2 に出力される。

上位アドレスデコーダ 1 8 によりメモリ 3 がアクセスされたことがわかると、デコーダ 1 8 の出力増子が ¹ 1 となり、メモリ 3 は、読み出し状態となり、メモリ 3 のデータは、データバス 2 に出力される。

〇 通常のメモリとしてライトする場合

信号 2 5 を * 1 * 、リード/ライト 納御信号 6 を * 0 * にし、ライトする番地をアドレスパス 1 に出力する。

上位アドレスデコーグ 1 9 によりメモリ 4 が 7 クセスされたことがわかると、デコーダ 1 9 の出力端子が * 1 * となり、メモリ 4 は、杏き込み状態となる。トライステータバッファ 8 は o f f の状態、双方向トライステートバッファ 2 0 は、メモリ 4 の方向へのバッファとなり、データバス 2 のデータは、メモリ 4 へ入力される。

上位アドアレスデコーダ 1 8 によりメモリ 3 がアクセスされたことがわかると、デコーダ 1 8 の出力端子が "1" となり、メモリ 3 は、君き込み

状態となり、データバス 2 のデータは、メモリ 3 に入力される。

[発明の効果]

上述したように、本発明を実施することにより、 キャッシュメモリとしても通常のメモリとしても 使用できる回路を実現できる。


4. 図面の簡単な説明

第1図は本発明に従う内臓メモリの回路図、第 2図は従来の内臓キャッシュメモリの回路図である。

- 1 … アドレスパス (20 bit幅)
- 2 ··· データバス (8 blt 幅)
- 3 … メモリ (4k byte)
- 4 … メモリ (4k byte)
- 5 … キャッシュメモリ・アクセス信号
- 6 … リード/ライト制御信号
- 7 … 比較回路
- 8 ··· トライステート・バッファ (8 bit 幅)
- 9 …下位アドレス (12 blt幅)
- 10…上位アドレス (8 bit 幅)

- 11…キャッシュ・ヒット検出信号
- 12…メモリセレクト端子
- 13…アドレス端子
- 1 4 … データ端子 `
- 15…リード/ライト制御端子
- 1 6 … データ信号線
- 1 7 …ゲートイネーブル端子
- 18…上位アドレス (8 blt) デコーダ
- 1 9 …上位アドレス (8 bit) デコーダ
- 20…双方向トライステートバッファ(8 bit幅)
- 21…ゲートイネーブル端子
- 22…方向指定端子
- 2 3 … 出力端子
- 2 4 … デコーダイネーブル端子
- 25…通常のメモリアクセス信号

代理人并理士 則 近 惠 佑 同 松 山 允 之



特開平1-142844(6)

